

Title	ソフトモジュールを含む配置問題の一解法
Author(s)	三輪, 剛史
Citation	
Issue Date	1997-03
Type	Thesis or Dissertation
Text version	author
URL	http://hdl.handle.net/10119/1061
Rights	
Description	Supervisor:平石 邦彦, 情報科学研究科, 修士

ソフトモジュールを含む配置問題の一解法

三輪 剛史

北陸先端科学技術大学院大学 情報科学研究科

1997 年 2 月 14 日

キーワード: VLSI, レイアウトデザイン, フロアプラン, 配置, ソフトモジュール.

VLSI (Very Large Scale Integrated circuit) チップの集積度 (単位面積当りの素子数) は年々増大し, 現在では 100 万トランジスタ規模の VLSI チップが出現している. それに伴い, VLSI の機能はより一層複雑化し, さらに小量多品種生産, 設計・製造期間の短縮の必要性ともあいまって, 計算機による設計支援あるいは設計自動化の性能が VLSI 設計の鍵となっている.

VLSI 設計は大きくわけて, 機能設計・論理設計・レイアウト設計の 3 つの工程からなる. レイアウト設計は, 与えられた部品間の結線関係を元に部品の絶対位置を決める配置工程と, 部品間の結線を行なう配線工程にわけられる. 一般に階層構造デザインが広く適用される為に, NAND ゲートセルや NOR ゲートセルのようなゲートセル, 或は ALU, メモリブロックやコントローラーなどの基本デバイスを配置する事を目的とする.

配置する目的の違いや配置すべき対象の違いによらず, 配置問題の中心的な問題は矩形をパッキングする事である. モジュール M の集合を与えられる時, 指定された最小領域の矩形 (チップ) へ, 全モジュールを重ねり無く配置をする事である. 多くの場合で, M の各モジュールは固定の幅と高さを持った矩形として与えられるが, 全てのモジュール或は M の中の幾つかは決まった幅や高さではなく, 面積のみ指定された矩形として与えられる場合がある. 後者のモジュールの形状をソフトモジュールと呼ぶ.

本論文ではソフトモジュールを含むモジュール配置を取り扱う. ソフトモジュールを取り扱う従来研究では, 指定された各ソフトモジュールの面積を保って, ソフトモジュールの幅と高さをチップ領域が最小になるように決定していた. しかしながら各ソフトモジュールの面積は, 常に保存される必要はなく, ソフトモジュール面積の合計を維持すれば良いと場合がある. 例えば, ランダムロジックでは通常モジュールを分割する事が認められ, その分割によりチップ面積をより小さくする事ができる可能性がある. 本論文では, そのようなソフトモジュールを含む新しいフロアプラン最小化問題を定式化しそして解析的にその解を得る.

フロアプランとは、矩形を分割線と呼ばれる線分を用いて小領域 (部屋) に分割し、各々の部屋に対して高々一つのモジュールを割り当てたものであり、モジュールと分割線との相対的位置関係を表すものである。水平制約グラフ G_h 及び垂直制約グラフ G_v は、各々、フロアプランの部屋 (モジュール) における、水平方向の部分的な順序及び垂直方向の部分的な順序を表現する。 $G_h(G_v)$ の各有効パスはモジュールの幅 (高さ) に対する重みであり、チップの幅 (高さ) は、 $G_h(G_v)$ の最大パス長で計算される。フロアプラン領域最小化問題とは次の通りである。m 個の決まったサイズを持つモジュール、合計面積が S になる n 個のソフトモジュール及び水平制約グラフ G_h と垂直制約グラフ G_v と与えられる時、チップ面積を最小化するように各ソフトモジュールの幅と高さを求めよ。

各ソフトモジュールの幅と高さは固定ではなく様々に取り扱われる為に、 $G_h(G_v)$ の最大パス長を求める事はできず、最大パス長の候補しか作る事はできない。その各々の候補は、異なるソフトモジュール集合の集合を含む (候補の数は $n + 1 \leq 2^n$ であり、それは $G_h(G_v)$ の構造による。ソフトモジュールを含まない候補もその候補に存在し、その長さを $\mathcal{W}_{\{\}}^c(\mathcal{H}_{\{\}}^c)$ と記述する。本論文の提案の一つは次の事である。最適なチップ面積が $\mathcal{W}_{\{\}}^c \times \mathcal{H}_{\{\}}^c$ を超える場合、少なくとも n 個の最大パス長の候補が、各 G_h, G_v の実際の最大パスである、最適解が存在する。一方、最適なチップ面積が $\mathcal{W}_{\{\}}^c \times \mathcal{H}_{\{\}}^c$ となる場合 (可能な最小チップ面積)、チップ面積 $\mathcal{W}_{\{\}}^c \times \mathcal{H}_{\{\}}^c$ の下でソフトモジュールの合計面積を最大化する問題に変更して考える事ができ、上記の特性からこの問題も証明する事ができる。後者の問題の最適解は、最初の問題の一つへの簡単な変換という事に注意する。

上記の理論を基に、フロアプラン領域最小化問題の解析的な手法を得る。その手法は、各 G_h, G_v の最大パス長の候補から n 個取り出す全ての組み合わせで代数上の解法を利用する。この方法の鍵となるのは、 n 個の最大パス長の候補を $G_h(G_v)$ から選択すると、各ソフトモジュールの幅 (高さ) をチップの幅 (高さ) の線形関数で解く事ができ、その結果として最小化する為の一変数に関する 2 次有理関数とその変数の定義域を得る事ができる。

ソフトモジュールを含むモジュール配置のソフトウェアシステムを構築し、その有効性を検討した。その全体のシステムは提案したフロアプラン領域最小化問題の解法とフロアプラン生成とを組み合わせたものである。実験結果は、ソフトモジュール数が増えるにつれてチップ領域が減少するという明瞭な特徴を示した。