

修 士 論 文

スレッドレベル投機実行を支援する
キャッシュ機構に関する研究

北陸先端科学技術大学院大学
情報科学研究科情報システム学専攻

越前 智史

2004 年 3 月

第2章 スレッドレベル投機実行

2.1 スレッドレベル投機実行の基本モデル

プログラムから並列性を抽出するには、コンパイラ、あるいは並列プログラミングによって、並列に実行可能な処理を静的に切り分ける手法と、スーパースカラプロセッサのように実行時にプロセッサ内部で、並列実行可能な命令を探し並列に実行する動的な手法の2つがある。前者は粒度の大きな並列性（スレッド）を抽出し、後者は命令レベルでの並列性を抽出する [8]。しかし、静的な並列化では静的に依存関係を解析しなければならず、特にメモリアクセスに対する依存解析は困難なことからコンパイラによる自動並列化には限界がある。また、人の手による並列化プログラミングはプログラマへの負担が大きい。一方、実行時の命令レベルの並列性の抽出も、命令発行幅の増加等によりハードウェアの設計が困難であり、また、たとえ命令発行のサイズを拡大しても近傍命令間の依存関係が多く、実際に並列実行可能な命令を抽出するには限界がある。

これらの問題を解決し、静的に厳密な依存解析を必要とせずに並列実行を可能とする手法がスレッドレベル投機実行 [5, 6, 7] である。




図 2.1: スレッドレベル投機実行

スレッドの制御フロー




図 2.2: スレッドの制御依存違反

したがって、ある投機スレッドが実行されているとき、そのスレッドに含まれる分岐命令の実行結果が確定するまで、または、そのスレッドの実行が完了するまで次に実行されるスレッドは一意には決定できない。スレッドの制御投機は、図 2.2 のように次に実行されるスレッドを予測し、投機スレッドとして実行するものである。予測が外れていた場合は、間違っていた投機スレッドとともに、後続する投機スレッドも同様に破棄 (Squash) して正しいスレッドで実行を再開する。


2.2.2 データ依存

スレッドレベル投機実行を行うアーキテクチャでは、データ依存は命令間に加え、スレッド間にも発生する。そして、投機スレッドは異なるプロセッシングユニットで処理されるため、スレッド間のデータの依存関係 [14, 15] はプロセッシングユニットを跨いだものになる。

スレッド間のデータ依存は、メモリを介したものとレジスタを介したものとに分けられる。

スレッド間のレジスタ依存は、レジスタ通信機構¹を用いることによって解決可能である。これは、レジスタアクセスはコンパイラによるレジスタ割り当てによって決定するも

¹親スレッドは子スレッドへ明示的なレジスタ送信を行い、一方子スレッドは利用時に暗黙な待ち合わせを行うことによってレジスタデータの通信を行う機構



また、投機ストアが行われたラインに対するストアの伝搬によるアップデートはライン全体をアップデートしてしまうため、投機ストアによって更新されたデータを古い値で上書きしてしまう可能性がある。

複数のデータを含む場合は、投機ロードと投機ストアのどちらの状態であっても、そのラインに対するストアの伝搬があれば依存違反としなければならない。




図 3.5: フォールスシェアリング問題

3.3.2 メモリ依存違反による無効化

メモリ依存違反が発生した場合、キャッシュ内にあるデータのうち、誤っている可能性のあるラインに対して無効化しなければならない。

誤っている可能性のあるデータは以下の条件のものである。

- 違反を起こしたスレッドの投機度以上のライン
- 違反を起こしたスレッドが使用するキャッシュ中で Modified ビットがセットされたライン

したがって、メモリ依存違反が発生した場合、上記の条件を満たすラインに対して無効化を行う。以上の条件にはずれたラインに対しても、Read ビットがセットされているラインに関しては、スレッドの再実行に備えて、Read ビットをクリアにしておかなければならない。

第4章 高機能キャッシュの設計

前章で述べた基本的なキャッシュ機構をもとに効率の良いメモリアクセスを実現する．その手法として，データ依存に対して同期をとりメモリ依存違反回数を削減する手法と冗長キャッシュを用いたキャッシュミス率軽減方法について述べる．

4.1 データ依存同期型キャッシュ

投機スレッドがメモリ依存違反を起こした場合，依存違反を起こしたスレッドとともに，それを親とする全ての子スレッドも依存違反を起こしたものとして破棄されなければならない．一度依存違反が発生した場合，該当する投機スレッドは，そのスレッドの最初から実行しなおさなければならず，かつ，そのスレッドが使用していたキャッシュは前章で述べたブロックに対して無効化しなければならない．このように依存違反を多く引き起こすことは，パフォーマンスのボトルネックとなる可能性がある．

スレッド間で投機メモリアクセスに対して同期操作をとりメモリ依存違反を削減する手法を提案する．図 4.1 で同期操作によりメモリ依存違反の削減が可能となる例を示す．子スレッドと孫スレッド間でメモリ投機違反が発生し，孫スレッドは依存違反となり，そのスレッドの実行が始めから再開される（図 4.1 上段）．その後，親スレッドと子スレッドの関係でメモリ依存違反が起きたとき，子スレッド，孫スレッドともに破棄（Squash）され，実行が始めから再開される（図 4.1 中段）．子スレッド，孫スレッドはともに制御の流れが変化しない限り，同じ実行が再び行われる．この場合，子スレッド，孫スレッド間で再び孫スレッドがメモリ依存違反を引き起こし破棄される可能性がある．そこで，キャッシュ内に特別な制御フィールドを用意し，過去のメモリ依存違反を引き起こしたデータの情報キャッシュラインに保持し，依存違反の原因となるメモリアクセスを回避する方法をとる．

キャッシュラインの構成

Tag	V	M	R	Spn	Sq	Prev	Curr	Data
-----	---	---	---	-----	----	------	------	------

Spn : Speculative Number

Sq : Squash

Curr : Current Store

Prev : Previous Store

図 4.2: キャッシュラインの構成

データ依存の同期操作を，メモリ依存違反検出を行う分散 1 次キャッシュを用いて行う．実際の同期操作は，キャッシュラインに Sq, Prev, Curr を設けることにより実現する．メモリ依存違反が発生した後，スレッドの親子間のストア伝搬履歴を使用して更なる子スレッドの破棄を抑制する方法をとる．

依存違反が発生する前，各キャッシュは，Curr (Current Store) によって，キャッシュが属するプロセッシングユニットのストア回数を記録する．依存違反が発生した後，依存違反を引き起こしたプロセッシングユニットおよびそれを親とするプロセッシングユニットは，Curr の値を Prev (Previous Store) にセットする．また，同時に依存違反を引き起こしたプロセッシングユニット以上の投機度のデータを持つすべてのキャッシュラインに対して Sq ビットをセットする．


メモリ依存違反の発生後の実行は，親スレッドは当該ラインへのストアの回数 (Curr) が依存違反前の実行時のストア回数 (Prev) より小さい場合，そのラインに対して同期不成立となりストアの伝搬を行わない．一方，子スレッドにおいて Sq ビットがセットされたラインにロードアクセスした場合，実行がストールする．親スレッドからのストアの伝搬があったとき Sq ビットはクリアされ，ストールが解除されて投機ロードが行われ，そのスレッドの実行が再開される．

この操作により，依存違反が発生した後の投機メモリアクセスに対して同期操作がとれる．以上まとめると，キャッシュラインの状態ビットは，以下のような条件で変化する．

- Squash (Sq)

メモリ依存違反が発生し，Squash が起きた場合セットする．Sq ビットをセットされるのは，依存違反を引き起こしたスレッドの投機度以上のキャッシュラインに対してである．

スレッド中の制御フローの変化により，同期失敗の可能性がある．これは，親スレッドのストア回数の変化によりストアの伝搬が行われない可能性があるためである．これにより，子スレッドがストールし続ける可能性がある．その場合，そのスレッドが不投機の状態 (HEAD) に変化した場合，そのキャッシュ中で Sq ビットの立っているラインの Sq ビットは，すべてクリアにされる．



4.2.2 冗長キャッシュ




図 4.5: 冗長分散キャッシュの動作

前節で述べたスレッド実行の終了時の処理である無効化およびライトバック処理のオーバヘッドを削減するために、図 4.3 のような冗長な分散キャッシュを構成する。スレッド実行に割り当てられていないキャッシュは待機キャッシュとして振る舞い、ストアの伝搬による最新の情報をスヌープし、次に割り当てらるスレッドがすぐに使用できる状態にする。

HEAD が終了した際、次の新しいスレッドが直ちにそのキャッシュを利用してその実行を開始する（図 4.5）。キャッシュの中にはストアの伝搬による最新のデータが存在し、新たに無効化およびライトバックの操作を行う必要がない。

一方、終了した HEAD スレッドが使用したキャッシュは、通常行わなければならないスレッド実行終了コミット時の操作である無効化、ライトバックの操作をバックグラウンドで行う。

第5章 評価

5.1 評価環境

5.1.1 ベンチマークプログラム

シミュレーションの対象プログラムとして，Livermore Kernel[17] を用いる．これらのプログラムは，専用コンパイラによってコンパイル時にスレッド分割処理が行われ，実行バイナリ中の適切な位置にスレッドスタート命令が挿入されるアーキテクチャを仮定する．ベンチマークプログラムとそれぞれのプログラムをシングルプロセッサで逐次実行した場合の動的な命令数を表 5.2 に示す．

5.1.2 シミュレーションモデル

基本仕様

スレッドレベル投機実行を行うアーキテクチャとして，4 台のプロセッシングユニットを備えるチップマルチプロセッサを仮定する．コンパイラによって分割された各スレッドは，スレッドコントロールユニットによって各プロセッシングユニットにそのプログラムカウンタが渡され，実行される．スレッドの実行終了の際，スレッドコントロールユニットに終了通知をし，新たなスレッドが割り当てられる．レジスタ通信機構は考慮しない．

各プロセッシングユニットの実行ユニットで処理される命令の実行に必要なレイテンシは表 5.1 とする．

表 5.1: 命令実行レイテンシ

Class	Latency	Example
branch	3 cycles	beq,bne,bgnz
mul&div	4 cycles	mult,mul,dvi
others	1 cycle	add,sub,and,etc.

各プロセッシングユニットが持つキャッシュは、容量 8KB、ダイレクトマップ方式とする。メモリアクセスは、キャッシュヒット時は 1 サイクルとし、ミス時のペナルティは 20 サイクルとした。2 次キャッシュを考慮し、2 次キャッシュは 100% ヒットを仮定する。また、1 次キャッシュ間のアクセスレイテンシ (ストアの伝搬、親スレッドからのロードの充填) をそれぞれ 6 サイクルとした。

スレッドレベル投機実行を支援するキャッシュ機構の評価を行うため、ラインサイズを変化させて行った。また、従来方式と今回提案したデータ依存同期型キャッシュ、冗長キャッシュを用いたキャッシュ、両方、それぞれ対応する機構をシミュレータに実装し、それらを切り替えてシミュレーションを行い評価を行う。

シミュレーションの理想化

シミュレーションを行う際、いくつかの機構を理想化し、そのパラメータを仮定した。スレッドレベル投機実行を支援するキャッシュ機構を評価する際に重要ではない部分、シミュレータの仕様上シミュレーションを行うのが困難な部分について理想化を行った。

- スレッド予測

本研究はスレッドのメモリ投機のデータフローに着目するものであり、コントロールフローの変化によるデータフローの変化の影響を極力排除する。シミュレータでは、シングルプロセッサで実行した場合の実行トレースを再構成することにより実現した。

- 2 次キャッシュ

2 次キャッシュは、100% ヒットを想定した。これは、シミュレーションにおいてベンチマークプログラムの扱うメモリ空間は、既存のアーキテクチャにおいても全て 2 次キャッシュに載る程度であり、現実性を失うものではない。

- レジスタ通信機構

レジスタ通信機構は行わないこととする。実際に効率的なスレッドレベル投機実行を行うためには、生成したレジスタの値を直接、それを親とするスレッドに送る必要がある。レジスタの値を送信するには、専用のコンパイラによって明示的に受け渡しをする専用命令を挿入する方法や、ハードウェアで制御する方法が提案されている。しかし、各スレッドが生成するレジスタの値を受け渡しはその数が少なく、また、実際に専用コンパイラ等により、レジスタ通信を極力行わないよう最適化するのが一般的であるため、シミュレータの有効性を失うものではない。

本研究では、スレッドが生成したレジスタの値は、常にメモリに格納するようにコンパイルを行い、すべてのスレッド間の値の受け渡しをメモリを介して行うこととした。

以上の結果から、ラインサイズは8バイトが良い傾向がある。しかし、実際は、ラインサイズが小さくなると、キャッシュライン内のアドレスタグおよび、状態ビットの占める割合が大きくなるため、キャッシュの記憶容量とのバランスにより、一概に8バイトラインが良い結果であるとは言えない。

また、複数ワードラインの場合でも16, 32, 64バイトと増やすことにより、シミュレーションを行ったプログラムでは、空間的局所性が大きくとれ、キャッシュミス率の軽減が得られた。これは共有バスのトラフィック量の減少につながったためである。以上の状況は、Livermore Kernel 13, 14, 16, 19などで顕著に表れている。

表5.4から表5.6で性能向上率を示す。スレッド間の同期機構で最大約18%、冗長キャッシュを用いた効率化手法で最大約12%の性能向上が見られた。

図5.25から図5.48でキャッシュミス率を示す。同期キャッシュを用いた場合、同期成功時のストールによりキャッシュミス率が軽減する。また、冗長キャッシュによるキャッシュミス率の軽減は、時間的局所性が大きく利用されたためである。

次節以降、それぞれの提案手法について実行結果と照らし合わせて考察を行う。

5.2.2 同期キャッシュの評価

ストアの伝搬削減

ストア伝搬の削減率を図5.49から図5.55に示す。これは、従来型キャッシュのストアの回数と同期型キャッシュ、または同期型キャッシュと冗長キャッシュを併せた手法を比較することで算出した。



本研究で同期を行う投機データは、キャッシュライン毎に管理されるため、キャッシュラインを大きくするとともにストアの伝搬削減率が高くなる傾向にある。また、Squashが一度も起こらない、またはそのラインへの書き込みが1回以下の場合は、ストアの伝搬回数の削減はできない。これは、シングルワードラインの場合に多く見られた。

ストアの伝搬の削減により共有バスのトラフィック量の減少が考えられるが、実際、表5.7から表5.9で示すようにメモリ投機違反回数がほとんど変化していない。例えば、Livermore Kernel 18では、ストアの伝搬の削減率が約50%あるにもかかわらず、約40%程度メモリ投機違反が増加している。このことから、ストアの伝搬の削減は可能であるが、それがメモリ投機違反の増大を引き起こし、結果として全体の性能向上には結び付いていないことがわかる。

ストアの伝搬が削減されると、他の投機スレッドの実行が進み、結果として投機メモリアクセスが増加し、結果としてメモリ投機違反が増大すると考えられる。

同期回数

同期回数とSquash回数を表5.7から表5.9に示す。同期回数は、実際にSqビットによって投機メモリアクセスの同期が成功した回数を示す。また、Squash回数は、直接依存違






図 5.3: Livermore Kernel-03 IPC




図 5.4: Livermore Kernel-04 IPC




図 5.5: Livernore Kernel-05 IPC




図 5.6: Livernore Kernel-06 IPC




図 5.7: Livermore Kernel-07 IPC




図 5.8: Livermore Kernel-08 IPC




図 5.9: Livermore Kernel-09 IPC




図 5.10: Livermore Kernel-10 IPC




図 5.11: Livermore Kernel-11 IPC








図 5.12: Livermore Kernel-12 IPC








図 5.19: Livermore Kernel-19 IPC






図 5.20: Livermore Kernel-20 IPC






図 5.23: Livermore Kernel-23 IPC




図 5.24: Livermore Kernel-24 IPC

表 5.4: 性能向上率- (1)



ベンチマークプログラム	ラインサイズ	性能向上率 (%)		
		冗長キャッシュ	同期キャッシュ	冗長 + 同期
Livermore Kernel 01	single	3.92	0	3.92
	2words	0.12	-1.02	-0.91
	4words	0.15	-0.07	0.07
	8words	0.19	0.39	0.58
Livermore Kernel 02	single	-1.32	0	-1.32
	2words	0.21	-1.51	-0.51
	4words	0.24	2.28	2.13
	8words	0.32	8.75	8.88
Livermore Kernel 03	single	-5.83	0	-5.83
	2words	0.21	3.45	3.67
	4words	0.27	3.97	4.26
	8words	0.3	4.18	4.51
Livermore Kernel 04	single	0.21	0.66	0.2
	2words	0.16	-0.55	-0.39
	4words	0.17	1.57	1.75
	8words	0.22	3.15	3.38
Livermore Kernel 05	single	-0.27	0	-0.27
	2words	0.14	0.03	0.17
	4words	0.19	0	0.19
	8words	0.22	0	0.22
Livermore Kernel 06	single	0.99	-3.2	1.1
	2words	0.04	0.21	0.08
	4words	0.05	0.36	0.41
	8words	0.05	-0.34	-0.29
Livermore Kernel 07	single	6.04	0	6.04
	2words	0.06	0	0.06
	4words	0.08	0	0.08
	8words	0.09	0.03	0.11
Livermore Kernel 08	single	2.87	0	2.87
	2words	0.05	0.12	0.13
	4words	0.03	0.07	0.11
	8words	0.04	0.39	0.42

表 5.5: 性能向上率- (2)

ベンチマークプログラム	ラインサイズ	性能向上率 (%)		
		冗長キャッシュ	同期キャッシュ	冗長 + 同期
Livermore Kernel 09	single	8.43	0	8.43
	2words	0.03	0	0.03
	4words	0.04	0.65	0.69
	8words	0.05	0.73	0.98
Livermore Kernel 10	single	6.58	-2.62	9.79
	2words	0.02	0.22	0.24
	4words	0.03	0	0.03
	8words	0.03	0	0.03
Livermore Kernel 11	single	-0.54	0	-0.54
	2words	0.16	1.88	2.05
	4words	0.24	-0.68	-0.4
	8words	0.28	-1.34	-1.08
Livermore Kernel 12	single	0.16	0	0.16
	2words	0.16	0	0.16
	4words	0.22	0.49	0.72
	8words	0.27	1.06	1.34
Livermore Kernel 13	single	0	0.58	0.51
	2words	0	0.43	0.53
	4words	0	0.27	0.27
	8words	0	0.9	0.9
Livermore Kernel 14	single	0.09	0.28	-8.74
	2words	0.02	0.22	0.24
	4words	0.03	0.43	0.46
	8words	0.03	0.61	0.64

表 5.6: 性能向上率- (3)

ベンチマークプログラム	ラインサイズ	性能向上率 (%)		
		冗長キャッシュ	同期キャッシュ	冗長 + 同期
Livermore Kernel 17	single	-0.71	0.04	-0.68
	2words	0.06	4.56	4.62
	4words	0.08	4.84	4.85
	8words	0.09	2.53	3.02
Livermore Kernel 18	single	0.01	0.11	0.12
	2words	0.01	0.38	0.41
	4words	0.01	-0.13	-0.1
	8words	0.01	-0.08	-0.06
Livermore Kernel 19	single	0.05	0.15	0.09
	2words	0.07	0	0.07
	4words	0.09	0	0.09
	8words	0.09	0	0.09
Livermore Kernel 20	single	-0.34	0	-0.34
	single	0.04	0.19	0.23
	single	0.05	0.26	0.31
	single	0.05	0.25	0.3
Livermore Kernel 21	single	0.01	0.01	-0.01
	2words	0	0.55	0.56
	4words	0	0.65	0.65
	8words	0	0.5	0.5
Livermore Kernel 22	single	1.53	0	1.53
	2words	0.08	0	0.08
	4words	0.1	0	0.1
	8words	0.13	0	0.13
Livermore Kernel 23	single	-0.03	18.44	33.92
	2words	0.01	0.52	0.53
	4words	0.01	0.88	0.89
	8words	0.01	0.44	0.45
Livermore Kernel 24	single	6.86	0	6.86
	2words	0.12	5.94	6.98
	4words	0.13	5.73	5.88
	8words	0.12	1.92	2.39






図 5.27: Livernore Kernel-03 キャッシュミス率




図 5.28: Livernore Kernel-04 キャッシュミス率




図 5.29: Livernore Kernel-05 キャッシュミス率




図 5.30: Livernore Kernel-06 キャッシュミス率




図 5.31: Livernore Kernel-07 キャッシュミス率




図 5.32: Livernore Kernel-08 キャッシュミス率




図 5.33: Livernore Kernel-09 キャッシュ率




図 5.34: Livernore Kernel-10 キャッシュ率




図 5.37: Livernore Kernel-13 キャッシュミス率




図 5.38: Livernore Kernel-14 キャッシュミス率




図 5.41: Livernore Kernel-17 キャッシュミス率




図 5.42: Livernore Kernel-18 キャッシュミス率




図 5.45: Livernore Kernel-21 キャッシュミ入率




図 5.46: Livernore Kernel-22 キャッシュミ入率




図 5.47: Livernore Kernel-23 キャッシュミス率




図 5.48: Livernore Kernel-24





図 5.49: ストアの伝搬削減率 - 同期- (1)






図 5.51: ストアの伝搬削減率 - 同期 - (3)




図 5.52: ストアの伝搬削減率 - 同期 - (4)




図 5.53: ストアの伝搬削減率 - 同期 & 冗長 - (1)




図 5.54: ストアの伝搬削減率 - 同期 & 冗長 - (2)





図 5.55: ストアの伝搬削減率-同期 & 冗長-(3)



第6章 関連研究

本章では，スレッドレベル投機実行に関する関連研究を紹介する．特にメモリ投機を支援する機構に関する研究を2つ紹介する．

メモリ投機を支援する機構にはメモリ依存違反の検出，投機データの保持などが必要とする．ARB[3]のような投機データのアドレスをバッファリングする方法と，SVC[2]のようなそのメモリ投機を個々が持つキャッシュに記録しておく方法がある．

- ARB(Address Resolution Buffer)

全てのプロセッサの投機的なアクセスをメモリアドレス毎に ARB と呼ばれるバッファに格納し，依存違反の検出を行う．

投機ストアは，すべて ARB 中に格納される．また，投機ロードは，ARB を参照し，投機データをロードする．もし ARB にデータが無い場合，メモリからデータをロードする．その際，ARB 中にそのデータを格納する．

これにより，データの正しい順序関係の保持，依存違反の検出を行う．しかし，投機データをロードする際，全てのプロセッサのエントリをたどり検索するため，プロセッサ数が増加した場合，アクセス要求を処理しきれなくなる問題がある．

- SVC(Speculative Versioning Cache)

各プロセッサが持つキャッシュに投機データを格納し，キャッシュライン毎に依存関係の情報を保持することで，依存違反を検出する．投機ロードする場合，そのキャッシュラインにロードした先のプロセッサ番号 (pointer) を保持することで，各スレッドが持つデータのバージョン (投機の程度) を表現する．

各投機データの依存関係は VOL (Version Ordering List) によりプロセッサ毎にどの程度の投機スレッドを実行しているかを管理し，VCL (Version Control Logic) によって制御する．しかし，依存関係の管理を VCL が集中的に行うため，VCL の処理能力の問題などがある．

また，キャッシュシステムを拡張することでメモリ投機を支援する研究は，スケラブルに行う研究 [4, 16] などが行われている．

第7章 結論

7.1 まとめ

本研究では、まずスレッドレベル投機実行の有効性について述べた。次に、スレッドレベル投機実行の基本的な原理を述べ、スレッド間の依存関係である制御依存、データ依存について述べた。そして、メモリ投機依存違反検出機能を備えたキャッシュ機構の基本構成、動作を述べ、スレッドレベル投機実行を支援するキャッシュ機構の拡張として、データ依存同期型キャッシュ、冗長キャッシュを用いた効率化手法を提案し、評価を行った。最後に、シミュレーションによる評価と提案手法の有効性を示し、それに対する考察を述べた。

本研究で述べたスレッドレベル投機実行が、将来の半導体技術で製造されるマルチプロセッサにおいて、最適な技術になることを期待する。

7.2 今後の課題

今後の課題として以下の点を挙げる。

- (1) シミュレータの高精度化
 - (a) プロセッシングユニットの検討
 - (b) キャッシュラインの検討
- (2) 大規模ベンチマークプログラムによる評価
- (3) ライブラリ関数

(1)-(a)では、今回作成したシミュレータは、1命令1クロックサイクルで実行するものであった。本来、スレッドレベル投機実行を行うアーキテクチャでは、各プロセッシングユニットはスーパースカラプロセッサのような命令レベルの投機実行も行う。本研究は、提案するキャッシュ機構の性能を評価するものであり、各プロセッシングユニットが生成するデータフローを考慮するものであり、命令トレースベースのシミュレーションでも十分意味のある評価と言えるが、より厳密なシミュレーションを行うには、実際のデータフローに近いものを選ぶべきである。

(1)-(b)では、今回作成したシミュレータは、キャッシュのラインをすべてワード単位で取り扱った。本来、プログラムの最小単位は、バイト単位であり、様々なプログラム

でバイト単位のアクセスが存在する．バイト単位でアクセスするには，キャッシュラインの各制御ビットは，バイト単位ごとに必要となる．しかし，バイト単位で制御ビットを追加すると，キャッシュ 1 ラインに対してタグ，制御ビットの割合がデータよりも大きくなるので，キャッシュの面積効率が悪化する．今回は，制御ビットをワード単位で管理する中間的な方法を採用した．今後は，以上のことを踏まえ，厳密なシミュレーションを行う必要がある．

(2) では，今回用いたベンチマークプログラムである Livermore Kernel は，様々なループをベンチマークプログラムとして扱ったものである．各プログラムは，使用するデータが少なく，キャッシュの容量を変化させたときのシミュレーションを行うことができなかった．今後は，大規模ベンチマークプログラムを用い，今回提案したキャッシュ機構の検討を行う．

(3) では，今回シミュレーションを行う際，ライブラリ関数を除外して行った．スレッドレベル投機実行は，一般的な逐次プログラムをターゲットとするため，ライブラリ関数中の特権命令の取り扱いについて検討する必要がある．

謝辞

本研究を行うにあたり御指導，御鞭撻を頂いた北陸先端科学技術大学院大学情報科学研究科 田中清史 助教授に深く感謝するとともに，ここに御礼申し上げます．

適切な御意見，御助言を頂きました本学の日比野 靖 教授，井口 寧 助教授に誠に深く感謝致します．

多種多様な疑問や問題に対して親切なアドバイスをして頂いた田中研究室学友の大崎哲弥氏，馬場久氏，山本達也氏，吉兼寛氏，荻野雅氏，その他貴重なご意見，討論を頂きました田中研究室内の皆様をはじめ多くの方々に対して厚く御礼申し上げます．また，研究に行き詰まった折りに心の支えとなってくれた BUMP OF CHICKEN に深く感謝致します．

最後に日頃よりあたたかく見守ってくださった両親に深く感謝致します．

参考文献

- [1] Kunle Olukotun, Basem A. Nayfeh, Lance Hammond, Ken Wilson, and Kunyung Cang., The Case for a Single Chip Multiprocessor. In Proceedings of the 7th International Conference on Architectural Support for Programming Languages and Operating Systems, pp.2-11, October 1996.
- [2] Sridhar Gopal, T. N. Vijaykumar, James E. Smith, and Gurindar S. Sohi Speculative Versioning Cache, In Proceedings of the Fourth International Symposium on High-Performance Computer Architecture, pp. 195 - 205, June 1998.
- [3] Manoj Franklin and Gurindar S. Sohi, Arb: A Hardware Mechanism for Dynamic Reordering of Memory References, IEEE Transactions on Computer, Vol. 45, No. 5, pp.195-205, May 1996.
- [4] J.Greggory Steffan, Christopher B. Colohan, Antonia Zhai, and Todd C. Mowry. A Scalable Approach to Thread-Level Speculation. In Proceedings of the 27th International Symposium on Computer Architecture, pp.1-24, June 2000.
- [5] Haitham Akkary and Michael A. Driscoll. A Dynamic Multithreading Processor. In Proceedings of the 31st Annual International Symposium on Microarchitecture, pp.226-236, November 1998.
- [6] Gurindar S. Sohi, Scott E. Breach, and T. N. Vijaykumar. Multiscalar Processors In Proceedings of the 25th International Symposium on Computer Architecture, pp.521-532, June 1998.
- [7] Lance Hammond, Ben Hubbert, Michael Siu, Manohar Prabhu, Mike Chen and Kunle Olukotun. The Stanford Hydra CMP. IEEE MICRO Magazine, March 2000.
- [8] Mayan Moudgill, Keshav Pingali, and Stamatia Vassiliadis. Register Renaming and Dynamic Speculation: an Alternative Approach. In Proceedings of the 26th International Symposium on Microarchitecture, pp.202-213, December 1993.

- [9] J.Oplinger, D. Heine, M. Lam, and K. Olukotun, In Search of Speculative Tread-Level Parallelism, Stanford University, Computer Systems Laboratory Technical Report CSL-TR-98-765, July 1998.
- [10] J. Gregory Steffan and Todd C. Mowry, The Potential for Using Thread-Level Data Speculation to Facilitate Automatic Parallelization, Proceedings of the 4th International Symposium on High-Performance Computer Architecture, February 1998.
- [11] C. Brownhill, A. Nicolau, S. Novack, C. Polychronopoulos, Achieving Multi-level Parallelization, Proc. International Symposium on High Performance Computing, LNCS 1336, pp. 183-194, 1997.
- [12] J.-Y. Tsai and P.-C. Yew. The Superthreaded Architecture: Thread Pipelinign With Run-Time Data Dependence Checking and Control Speculation. PACT, October, 1996.
- [13] Y.Zhang, L. RauchWerger, and J. Torrellas. Hardware for Speculative Parallelization of Partially-Parallel Loops in DSM Multiprocessors. In Proc. 5th Intl. Symp. on High-Performance Computer Architecture, pp. 135-139, January 1999.
- [14] P.Rundberg and P.Stenstrom. Low-Cost Thread-Level Data Dependence Speculation on Multiprocessors. In 4th Workshop on Multithreaded Execution, Architecture and Compilation , December 2000.
- [15] L.Hammond, M. Willey, and K.Olukotun. Data Speculation Suport for a Chip Multiprocessor. In 8th Intl. Conf. on Arch, Support for Prog.Lang. and Oper.Systems, pp. 58-69, October 1998.
- [16] M.Cintra, J.F.Martinez, and J. Torrellas. Architural Suppout for Scalable Speculative Parallelization in Shared-Memory Multiprocessors. In Proc. 27th Annual Intl. Symp. on Computer Architecture, pp. 13-24, june 2000.
- [17] F.McMohan, The Livermore Fortran kernels, A computer test of the mumerical performance range, Lawrence Livermore National Laboratory, Livermore, CA, Tech.Rep.UCRL-53745, Dec. 1986.