

Title	FPGAを用いて実現したトレリス符号化同一チャネル干渉波キャンセラのリアルタイム室内伝送実験
Author(s)	村田, 英一; 塚本, 悟司; 富里, 繁; 松本, 正; 吉田, 進
Citation	電子情報通信学会論文誌 B, J84-B(7): 1226-1232
Issue Date	2001-07-01
Type	Journal Article
Text version	publisher
URL	http://hdl.handle.net/10119/4704
Rights	Copyright (C)2001 IEICE. 村田 英一、塚本 悟司、富里 繁、松本 正、吉田 進, 電子情報通信学会論文誌 B, J84-B(7), 2001, 1226-1232. http://www.ieice.org/jpn/trans_online/
Description	

FPGA を用いて実現したトレリス符号化同一チャネル干渉波 キャンセラのリアルタイム室内伝送実験

村田 英一^{†a)} 塚本 悟司^{††} 富里 繁^{†††} 松本 正^{†††}
吉田 進[†]

In-lab Real-time Experiment of Interference Canceller TCC Implemented with
Field Programmable Gate Array

Hidekazu MURATA^{†a)}, Satoshi TSUKAMOTO^{††}, Shigeru TOMISATO^{†††},
Tadashi MATSUMOTO^{†††}, and Susumu YOSHIDA[†]

あらまし デジタル移動通信システムの周波数利用効率改善のため、トレリス符号化同一チャネル干渉波キャンセラ (TCC) が提案されている。この TCC はマルチユーザディテクタの一種であり、所望信号と干渉信号の両方を同時に推定する。この際、合成信号点の重なりによる劣化が生じるが、TCC ではトレリス符号化変調を用いてこの劣化を改善しており、所望信号と干渉信号の電力が等しい場合にも正しい復号が可能である。本論文では、FPGA (Field Programmable Gate Array) を用いて実現した TCC のリアルタイム室内伝送実験結果を報告する。

キーワード マルチユーザ検出、同一チャネル干渉波、干渉キャンセラ、トレリス符号化変調、室内実験

1. ま え が き

同一周波数の複数の信号を復調するマルチユーザ検出は、干渉キャンセラとして周波数利用効率の改善に寄与するばかりでなく、無線 LAN における隠れ端末問題など、ランダムアクセス方式におけるパケット衝突対策としても有効と考えられる。拡散していない通常の変調信号に対して研究されている非線形干渉キャンセラ [1] ~ [3] も同一チャネル干渉信号の復調を行っており、マルチユーザ検出の一種であると考えられる。

最ゆう系列推定に基づき、遅延波等化能力をもつ適応干渉キャンセラとして干渉キャンセル等化器 (ICE : Interference Cancelling Equalizer) [1]

とトレリス符号化同一チャネル干渉波キャンセラ (TCC : Trellis-coded Co-channel interference Canceller) [2] が提案されている。トレリス符号化変調を用いて干渉キャンセル特性を改善した TCC は DSP や FPGA (Field Programmable Gate Array) を用いた試作が進められてきたが [4] ~ [6]、本格的なハードウェア実験によるビット誤り率特性の報告はまだ行われていなかった。

本論文では、FPGA による試作を行った 4 状態 TCC のリアルタイム室内伝送実験結果について報告する [7]。この TCC は、ハードウェア化を容易にするために変調方式としてトレリス符号化 QPSK を採用した比較的簡単なものであるが、遅延波等化、干渉波キャンセル、TCM 復号、伝搬路初期推定、伝搬路トラッキング、ダイバーシチ受信の機能を備えている。

室内実験は全デジタルによって構成された複素ベースバンドシミュレータ [8] からの信号を TCC に供給することによって行った。今回の試作は、再構成可能な無線機の実現を目標とするソフトウェア無線技術の一例としてだけでなく、全デジタル構成によって再現性、信頼性、柔軟性に優れた全デジタル複素

[†] 京都大学大学院情報学研究所, 京都市

Graduate School of Informatics, Kyoto University, Yoshidahommachi, Sakyo-ku, Kyoto-shi, 606-8501 Japan

^{††} 株式会社サイバネテック, 東京都

Cybernetics Technology Co., Ltd., 32-1, Takada 3-Chome, Toshima-ku, Tokyo, 171-0033 Japan

^{†††} NTT ドコモ株式会社, 横須賀市

NTT Mobile Communication Network Inc., 3-5 Hikarinooka, Yokosuka-shi, 239-8536 Japan

a) E-mail: murata@hanase.kuee.kyoto-u.ac.jp

ベースバンドシミュレータを特性評価に使用した点にも特色がある。つまり、開発速度の向上をも目標とするソフトウェア無線技術においては、開発対象が再構成可能であるだけでは不十分であり、その特性評価用実験系もがソフトウェア無線の特徴である柔軟性、拡張性、再現性を備えていなければ、開発期間を効果的に短縮できない。今回の試作はその特性評価環境も含めて、ソフトウェア無線的なアプローチによって行われている。変調速度は 615 ksymbol/s であり、試作した TCC はリアルタイムにこの信号を処理可能である。回路はクロック周波数 8 MHz で動作し、AGC からの受信信号入力から復号結果出力までの信号処理時間は約 8 μ s である。

2. 室内伝送実験系の構成

室内実験には複素ベースバンドシミュレータを用いた。これはアダプティブアンテナの各種アルゴリズム開発のために設計された全デジタルハードウェアシミュレータであるが、その柔軟な設計のため、受信信号処理部を組み込むことによって通常の室内伝送実験を行うことができる。ベースバンド信号は I, Q それぞれ 24 ビット固定小数点で表現されており、クロックは 24 MHz である。今回の実験では、2 台の送信機、最大 4 系統のレイリーフェージングユニット、遅延ユニット、2 系統の雑音発生ユニット等を利用した。

複素ベースバンドシミュレータと TCC を接続するためには、シミュレータの 24 MHz クロックを TCC のクロックである 8 MHz に落とし、制御信号等も変換する必要があった。このため、5 万ゲート相当の FPGA を用いたサンプル速度変換器を利用した。FPGA 内部にはかなりの余裕があるため、今後のインタフェース仕様の変更にも柔軟に対処可能である。

複素ベースバンドシミュレータから受け取る信号は 24 ビットであるが、今回試作した TCC 部の入力は 8 ビットである。このため、24 ビット中から最適な 8 ビットを切り出す回路が必要となる。このために FIFO メモリを用いたデジタル AGC を製作した。受信信号は 1 バースト全体が FIFO メモリに蓄えられ、この過程で最大値の検出が行われる。この最大値をもとに、FIFO メモリに記憶された 24 ビットの信号から不要な上位ビットを除いた 8 ビット分が単純に出力される。今回の試作では、このデジタル AGC 部と TCC 部を 25 万ゲート相当の FPGA 1 チップ中に実現した。

3. 試作した TCC

最ゆう系列推定に基づく非線型干渉キャンセラは、所望波と干渉波を同時に推定する。基本的には、所望波を最ゆう系列推定するために必要な状態数 (N) と同じ状態数を各同一チャネル干渉波に対しても与える。例として、干渉波が 1 波の場合では、所望波、干渉波の両方の状態を考慮した組合せ数である N^2 の状態をもった最ゆう系列推定を行うことで所望波、干渉波を同時に等化できる。このように、所望波だけでなく同一チャネル干渉波をも最ゆう系列推定することによって同一チャネル干渉波のキャンセルを行うのが干渉キャンセル等化器 (ICE) [1] である。

ICE は、所望波、干渉波の合成受信信号点に重なりが生じないときには正しく復号できる。しかし受信電力が同程度 ($C/I = 0$ dB)、あるいは $C/I = 3$ dB などでは合成受信信号点の重なり起因する誤りが生じる。図 1 に $C/I = 3$ dB での信号点の重なりを示す。

この対策として、TCC [2] では、送信信号にトレリス符号化変調 (TCM : Trellis-Coded Modulation) を用いる。この方式では、過去の送信シンボルと現時点での送信シンボルにより使用する信号点を決定する。これにより、ある時点で合成信号点の重なりが生じても、その後に送られた系列を観測することによって、系列として考えたとき重なったもののなかでどれが正しい受信信号であるかを判断することができる。

以下に TCC の動作原理を簡単に述べる。

受信地点に J 送信機からの信号波が到来しているとし、 j ($1 \leq j \leq J$) 番目の送信機からの送信シンボル系列を $\{s^{(j)}(n)\}$ とする。本論文では、トレリス符号化変調された複素送信信号系列 $\{x^{(j)}(n)\}$ を




図 1 合成受信信号点の重なりの様子
Fig. 1 Example of signal constellation ambiguity.

$$x^{(j)}(n) = m^{(j)}(s^{(j)}(n), s^{(j)}(n-1), \dots, s^{(j)}(n-L^{(j)}+1)) \quad (1)$$

と表す．ここで、 $m^{(j)}$ は第 j 送信機での TCM による符号化とマッピングを表し、 $L^{(j)}$ はその符号化の拘束長をシンボル数で表したものである．

受信点での複素受信信号系列 $\{r(n)\}$ は、ガウス雑音系列を $\{w(n)\}$ として、

$$r(n) = \sum_{j=1}^J \sum_{k=0}^{K^{(j)}} f_k^{(j)} x^{(j)}(n-k) + w(n) \quad (2)$$

と表される．ここで、 $K^{(j)}$ は、第 j 波の最大遅延時間差をシンボル間隔 T_s によって正規化したものであり、 $f_k^{(j)}$ は遅延プロファイルである．

TCC は、次式で表されるパスメトリックを最小とする系列を選択していく．

$$\Gamma(\{r(n)\}; \{s(n)\}) = \sum_n \gamma[r(n); s(n), s^{(1)}(n), \dots, s^{(J)}(n)] \quad (3)$$

ここで、 γ は次式で表されるブランチメトリックである．

$$\gamma[r(n); s(n), s^{(1)}(n), \dots, s^{(J)}(n)] = \left[r(n) - \sum_{j=1}^J \sum_{k=0}^{K^{(j)}} f_k^{(j)} x^{(j)}(n-k) \right]^2 \quad (4)$$

ただし、式 (3)、(4) における $s(n)$ は次式で定義される状態である．

$$s(n) = (s^{(1)}(n-1), \dots, s^{(1)}(n-K^{(1)}-L^{(1)}+1), s^{(2)}(n-1), \dots, s^{(2)}(n-K^{(2)}-L^{(2)}+1), \dots, s^{(J)}(n-1), \dots, s^{(J)}(n-K^{(J)}-L^{(J)}+1)) \quad (5)$$

Viterbi アルゴリズムの状態数 N_{state} は、1 シンボルのアルファベット数を M として、

$$N_{state} = M^S \quad (6)$$

$$S = \sum_{j=1}^J (K^{(j)} + L^{(j)} - 1) \quad (7)$$

となる．

この式からわかるように、TCC の状態数は指数的に増加する．そこで、パス履歴参照動作 (DDFSE: Delayed Decision Feedback Sequence Estimation) [9] を取り入れることにより、状態数を削減している．この削減のパラメータが $l^{(j)}$ であり、第 j 波について $l^{(j)}$ シンボルだけ過去を状態とする．今回の試作では回路規模削減のため、最小の $l^{(1)} = l^{(2)} = 1$ とした．

4. 回路構成

4.1 構成

TCC の構成を図 2 に示す．今回は、最も簡単な構成の TCC として、最ゆう系列推定を行う Viterbi アルゴリズムの状態数が 4 のものを試作した．そのため変調方式としては、トレリス符号化 QPSK (符号化率 1/2, 2 状態) を用いた．図 3 に今回用いたトレリス符号化 QPSK の符号化則とその信号点配置を示す．この符号化は、所望波、干渉波の位相差にかかわらず、系列間の最小ユークリッド距離が 0 とならない組合せである．このトレリス符号化のために必要となる過去の





図 2 TCC の構成
Fig. 2 Block diagram of TCC.

State	$m^{(1)}$		$m^{(2)}$	
	Symbol	Symbol	Symbol	Symbol
0	0	1	0	3
1	3	2	1	2

Coding rule of TC-QPSK



TC-QPSK

図 3 トレリス符号化 QPSK の符号化則と信号点配置
Fig. 3 Coding rule and signal constellation of trellis-coded QPSK.

表 1 試作干渉キャンセラの仕様

Table 1 Specifications of interference canceller.

Modulation	Trellis-coded QPSK ($M = 2, L^{(1)} = L^{(2)} = 2$)
Symbol rate	615k symbol/sec
Training sequence	31 symbols
Information sequence	385 symbols
Channel estimation	LMS algorithm (step size $\mu = 0.125$)
Viterbi algorithm	4 states ($J=2, K^{(1)} = K^{(2)} = 1$)
Diversity combining	Branch metric combining
Clock frequency	8 MHz
Processing delay	about 8μ second
Complexity	250,000 gates FPGA usage 45% (MLSE part 5%, replica generation part 20% \times 2)

シンボルは DDFSE 動作により得ている。また、LMS アルゴリズムを用いて伝搬路初期推定及び状態ごとのトラッキングを行っている。トランスバーサルフィルタのタップ数は、所望波、干渉波に対して各 2 タップの計 4 タップとなっている。今回は 2 ブランチのダイバーシチ受信が可能な構成とし、合成方法にはブランチメトリック合成を用いた。表 1 に今回試作した干渉キャンセラの仕様を示す。

4.2 演算ビット数

演算はすべて 8 ビットで行い、負数の表現は 2 の補数を用いた。したがって、受信値、受信予測値 (レプリカ)、伝搬路のインパルス応答であるタップ係数は $-128 \sim 127$ の値をもつ。加算あるいは減算の結果、あふれが生じる場合は、すべて -128 あるいは 127 としている。

ブランチメトリック計算における 2 乗演算について説明する。入力は $-128 \sim 127$ であるので、出力は $0 \sim 16,384$ となるが、8 ビット化するため 2 乗後の値を 32 で除算したものを出力としている。また、255 を超えるものは、すべて 255 とする。この演算には、8 入力 8 出力のルックアップテーブルを利用することにより、回路規模の縮小と演算速度の高速化を実現している。

4.3 パイプライン処理

各々の演算回路が 1 クロックで演算を終えるように設計することにより、Viterbi アルゴリズムの各状態ごとのデータを順次処理するパイプライン処理を可能とした。これにより、状態数分の回路をもつことなく一つの回路で処理可能として回路規模の縮小を図った。また、処理が細分されているので高速なクロックでの




図 4 処理と状態遷移の関係

Fig. 4 State transition and signal processing.




図 5 試作した TCC ユニット (デジタル AGC を内蔵)

Fig. 5 TCC prototype with built-in digital AGC.

動作が可能となっている。なお、Viterbi アルゴリズムの一つの状態への遷移において、今回の試作では 4 本のブランチが存在するが、四つの処理を並列に動作させることにより動作速度の高速化を図った。例として、図 4 (a) において、 $f[x], f'[x]$ は状態 x における更新前、後のタップ係数、 $d(0, x)$ は状態 0 からの状態 x への遷移に対する受信予測値とすると、状態 0 について並列的に処理が行われ ($d(0, x)$ は同時に生成)、続いて同じ演算回路を用いてクロックをずらして状態 1, 2, 3 についての処理が行われる。 $f'[0]$ の更新が終わると状態 1 のタップ係数 $f'[1]$ の更新が始まり、それと同時に状態 0 からの受信予測値四つが並列に計算される。すなわち、状態ごとには演算回路を時分割に使用し、状態内では並列動作を行うことで回路の規模縮小と高速化を図った。同様に図 4 (b) において、各状態から状態 0 に遷移するパスに対する ACS (Add Compare Select) 操作が並列に処理され、クロックをずらして状態 1, 2, 3 についても行われる。図 5 に今回試作した TCC ユニットを示す。受信信号の入力コネ

クタのほか、動作状態を表示するLED、所望波、干渉波の復号結果出力用BNCコネクタ、動作モードを切り換えるスイッチなどが備わっている。本ユニットを複素ベースバンドシミュレータのラックに装着して実験を行った。

5. リアルタイム室内伝送実験結果

試作したTCCユニットを複素ベースバンドシミュレータに装着して615 kbpsリアルタイム室内伝送実験を行った。図6に静的伝搬路、 $C/I=0$ dBにおけるビット誤り率(BER)特性を示す。位相はバーストごとにランダムに変化させた。遅延波はなく、ダイバーシチ受信も行っていない場合の特性である。ハードウェアシミュレータでの実験結果はソフトウェアシミュレーション結果とよく一致しており、劣化は E_b/N_0 にして1 dB以下である。なお、ここで示したソフトウェアシミュレーション結果とは、デジタルAGC直前までが倍精度浮動小数点演算、デジタルAGC以降はハードウェアと可能な限り演算精度を合わせたシミュレーションプログラムによる特性である。

レイリーフェージング伝搬路における特性を図7に示す。遅延波がない場合(1-path)及び先行波と平均信号電力が等しい1シンボル遅延波が存在する場合(2-path)について検討した。ダイバーシチ受信は行っておらず、最大ドップラー周波数 f_D は123 Hzとし

た。平均 C/I は0 dBである。この図においてもハードウェアとソフトウェアはよく一致している。なお、今回の仕様では誤り伝搬によるバーストエラーの影響




図6 静的伝搬路におけるハードウェアシミュレーションとソフトウェアシミュレーションのBER特性の比較
Fig. 6 BER performance comparison between hardware simulation and software simulation over static channel.




図7 レイリーフェージング伝搬路におけるハードウェアシミュレーションとソフトウェアシミュレーションの平均BER特性の比較(ダイバーシチ受信なし, 1パス及び2パス)
Fig. 7 BER performance comparison between hardware simulation and software simulation over Rayleigh fading channel without diversity reception (1-path model and 2-path model).




図8 レイリーフェージング伝搬路におけるハードウェアシミュレーションとソフトウェアシミュレーションの平均BER特性の比較(2ブランチダイバーシチ受信, 1パス)
Fig. 8 BER performance comparison between hardware simulation and software simulation over Rayleigh fading channel with diversity reception (1-path model).

が大きいので、2-path におけるパスダイバーシチ効果はほとんど得られていない。なお、ハードウェア、ソフトウェアともにフロア誤りが生じている。これはフェージングによって干渉波が所望波よりも大幅に大きくなった際に、所望波に対する量子化雑音が相対的に大きくなることに起因しており、演算精度を高精度化すると解消する。

最後に、2 ブランチダイバーシチ受信を用いた場合のレイリーフェージング伝搬路における特性を図 8 に示す。平均 $C/I=0$ dB、遅延波なし、 $f_D=123$ Hz の条件で実験を行った。図より、フロア誤りの誤り率を含め、ハードウェア実験とソフトウェアシミュレーション結果はよく一致している。なお、全体として E_b/N_0 の高い領域においてハードウェア実験のほうが BER が良くなる傾向がある。これは、頻度の低い極めて大きな雑音の発生が全デジタル化ハードウェアでは困難であるためと考えられ、今後更に検討する。

6. むすび

同一チャネル干渉波 1 波がキャンセル可能なトレリス符号化同一チャネル干渉波キャンセラ TCC を FPGA を用いて試作し、複素ベースバンドシミュレータによる 615 kbps リアルタイム室内伝送実験を行った。この TCC は処理遅延約 $8 \mu\text{s}$ で安定に動作し、ビット誤り率特性は計算機シミュレーション結果とよく一致した。今回試作した TCC は最も簡単なトレリス符号化変調を採用したが、遅延波等化、干渉波キャンセル、TCM 復号、伝搬路初期推定、伝搬路トラッキング、ダイバーシチ受信の能力を備えている。今後はより本格的な変調方式を採用した TCC の試作を進める予定である。

謝辞 本研究で用いた複素ベースバンドシミュレータの一部は基盤技術研究促進センターの融資を用いて開発された。関係各位に感謝する。試作した TCC の一部は文部省科学研究費補助金奨励研究 A (課題番号 09750412) 及び通信・放送機構の補助による。設計試作において協力頂いた京都大学吉田研究室の学生諸氏、特に試作と測定については田中武志氏、TCC 部の設計では松井宏樹氏、北川恵一氏、デジタル AGC に関しては李原氏に感謝する。

文 献

- [1] 吉野 仁, 府川和彦, 鈴木 博, “RLS-MLSE による適応干渉キャンセラ” 信学論 (B-II), vol.J77-B-II, no.2, pp.74–84, Feb. 1994.
- [2] H. Murata and S. Yoshida, “Trellis-coded co-channel

interference canceller for microcellular radio,” IEEE Trans. Commun., vol.COM-45, no.9, pp.1088–1094, Sept. 1997.

- [3] K. Giridhar, S. Chari, J. J. Shynk, R. P. Gooch, and D. J. Artman, “Joint estimation algorithms for cochannel signal demodulation,” IEEE International Conference on Communications (ICC’93), pp.1497–1501, Geneva, Switzerland, May 1993.
 - [4] 村田英一, 吉田 進, “トレリス符号化同一チャネル干渉波キャンセラの DSP による試作” 1995 信学総大, B-471, March 1995.
 - [5] 北川恵一, 村田英一, 吉田 進, “トレリス符号化同一チャネル干渉波キャンセラの FPGA による試作” 情報理論とその応用シンポジウム (SITA’97), pp.397–400, Dec. 1997.
 - [6] 北川恵一, 松井宏樹, 村田英一, 吉田 進, “プログラマブルロジックデバイスによるトレリス符号化同一チャネル干渉波キャンセラの試作” 1998 信学総大, B-5-54, March 1998.
 - [7] 村田英一, 田中武志, 松井宏樹, 李 原, 北川恵一, 塚本悟司, 松本 正, 吉田 進, “複素ベースバンドシミュレータを用いた干渉キャンセラ TCC のリアルタイム室内伝送実験” 信学技報, RCS98-207, pp.75–80, Feb. 1999.
 - [8] 塚本悟司, 笹生拓児, 榎 隆広, 吉野 仁, 松本 正, “複素ベースバンドアレイレスポンスシミュレータ” 信学技報, RCS98-206, pp.67–73, Feb. 1999.
 - [9] A. Duel and C. Heegard, “Delayed decision feedback sequence estimation,” IEEE Trans. Commun., vol.COM-37, no.5, pp.428–436, May 1989.
- (平成 12 年 11 月 1 日受付, 13 年 2 月 19 日再受付)

村田 英一 (正員)



平 3 京大・工・電子卒。平 5 同大大学院修士課程了。同年同大・工・助手, 平 10 同大大学院・情報学・助手, 現在に至る。博士(工学)。デジタル無線通信用適応信号処理, 干渉キャンセラ, ITS 車車間通信などの研究に従事。平 9 本会学術奨励賞, 平 12 エリクソン ヤングサイエンティストアワード受賞。

塚本 悟司 (正員)



平 4 東京電機大・工・第 2 部・電子卒。在学中より企業にて電子機器の設計を担当。卒業後, 通信分野の試作機及び研究用実験機器の設計製作に従事。現在(株)サイバネテック勤務。IEEE 会員。



富里 繁 (正員)

昭 62 阪大・工・通信卒。同年 NTT 入社。以来、デジタル移動通信方式移動機増幅器、変復調、無線信号処理技術の研究、及び広帯域移動通信用時空等化器の研究に従事。現在、NTT ドコモワイヤレス研究所主任研究員。IEEE 会員。



松本 正 (正員)

昭 53 慶大・工・電気卒。昭 55 同大大学院学修士課程了。同年 4 月 NTT 入社。昭 55・4 月～62・5 月移動通信システム用無線信号伝送技術、変復調技術、及び無線リンク設計に関する研究、及び NTT 大容量移動通信システム(アナログ)システム用の基地局送受信装置の開発に従事。昭 62・5 月～平 3・2 月移動通信用誤り訂正(FEC)、トレリス符号化変調(TCM)、自動再送要求(ARQ)に関する研究を行う。TDMA 移動通信用高効率 ARQ 方式を開発。また、それを用いた TDMA デジタル移動通信システム用ファクシミリ及びデータ通信アダプタ装置開発に従事。平 4・7 月 NTT 移動通信網(株)(現(株)NTT ドコモ)に転籍。平 3・2 月～平 6・4 月 CDMA 移動通信システムに関する研究に従事。CDMA 移動通信システムマルチユーザディテクションの研究、CDMA 移動通信システム誤り制御技術の研究に従事。平 4～6 慶大にて非常勤講師。平 2・4 月 NTT アメリカに出向。ネクステル・コミュニケーションズとの共同プロジェクトにおいてシニアテクニカル・アドバイザーを務める。平 8・3 月帰国。以来、NTT ドコモにて広帯域移動通信のための時空信号処理の研究に従事。現在、NTT ドコモ主幹研究員。工博。平 10・1 月～平 13・1 月 IEEE VTS Japan Chapter セクレタリ。IEEE シニア会員。



吉田 進 (正員)

昭 46 京大・工・電子卒。昭 48 同大大学院修士課程了。同年同大・工・助手、昭 54 同助教授、平 4 同教授、平 10 同大大学院情報学・教授、現在に至る。工博。この間、伝送路符号、市街地多重波伝搬、耐多重波変調方式、高速デジタル移動通信システムなどの研究に従事。昭 53 本会学術奨励賞、昭 63 電気通信普及財団テレコムシステム技術賞、平 4 本会業績賞受賞。