

Title	ハードウェア解析システムによる実行コードの動的最適化に関する研究
Author(s)	請園, 智玲
Citation	
Issue Date	2010-03
Type	Thesis or Dissertation
Text version	author
URL	http://hdl.handle.net/10119/8864
Rights	
Description	Supervisor: 田中 清史 准教授, 情報科学研究科, 博士

ハードウェア解析システムによる 実行コードの動的最適化に関する研究

請園 智玲

北陸先端科学技術大学院大学

2010年1月8日

論文の内容の要旨

本研究ではプログラム実行中にネイティブバイナリを修正し、新しい実行バイナリを生成する動的最適化システムを提案する。本システムはシステムユーザが自由にトラップ発生条件を指定できるハードウェアとオペレーティングシステムのトラップハンドラとして実装される最適化ルーチンの2つのコンポーネントにより構成される。提案するハードウェアは汎用ハードウェアで、例えば、デバッガのハードウェアサポートなどの動的最適化以外の用途にも使用可能である。また、最適化はソフトウェアで実現されるため、多種の最適化アルゴリズムを1システムで実装することができる。論文ではAlpha CPUを例にした場合の提案システムの具体的な実装方法に関して論じる。

本システムがコンパイラの最適化と比べ、プログラム実行時のCPU内の情報(履歴等)を利用できる点で大きく異なる。論文中では、動的最適化の適用例としてデータプリフェッチ最適化を提案し評価する。21のSPEC CPU 2000ベンチマークで評価を行い、16のベンチマークで近年発表された履歴ベースハードウェアプリフェッチ手法と同等、もしくはそれ以上の性能を実現している。また、その一方で提案手法はハードウェアプリフェッチを実装するために必要であったハードウェア量を削減できることを確認した。提案システムのトラップハードウェアは、性能評価に使用したハードウェアプリフェッチャーの約 $1/4 \sim 1/3587$ のメモリ量で実現できることを確認した。

更に、論文中では提案するトラップハードウェアの他の利用方法として、デバッガのハードウェアサポートとしての利用方法、及びデータプリフェッチ最適化以外の最適化例としてソフトウェアトレース最適化を議論する。

キーワード: 動的最適化, データプリフェッチ, ハードウェア量削減