JAIST Repository >
f. 情報社会基盤研究センター >
f10. 学術雑誌論文等 >
f10-1. 雑誌掲載論文 >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/10119/9171
|
タイトル: | 動的リコンフィギャラブルプロセッサにおける並列タスクのデータ転送を隠ぺいするための効果的な処理法 |
著者: | 荒木, 光一 佐藤, 幸紀 井口, 寧 |
キーワード: | 動的リコンフィギャラブルプロセッサ パーシャルコンテクストスイッチ データ転送 データ並列性 |
発行日: | 2009-12-01 |
出版者: | 電子情報通信学会 |
誌名: | 電子情報通信学会論文誌 D |
巻: | J92-D |
号: | 12 |
開始ページ: | 2137 |
終了ページ: | 2146 |
抄録: | 動的リコンフィギャラブルプロセッサ(DRP)においてデータ並列性が高いタスク(データ並列タスク)を高並列なSIMD型回路により処理する場合,DRPの入出力ポートの制約によりSIMD型回路と外部モジュールの間でデータ転送を直接できないため,DRP内の大容量メモリにデータをバッファリングした後にSIMD処理する必要がある.しかし,全実行時間においてデータをバッファリングするためのデータ転送時間の割合が高い場合,データ転送時間がボトルネックとなり,DRPの性能を十分に発揮することができない.そこで,本論文では,データ転送を隠ぺいするためにデータ並列タスク処理とデータ転送をオーバラップさせる手法を提案する.データ転送の回路とデータ並列タスク処理の回路を別々に配置してパーシャルコンテクストスイッチをすることで,それらをオーバラップさせる.NECエレクトロニクス社のDRP-1で評価を行った結果,提案手法はバッファリングによるSIMD処理と比較して最大で全実行クロック数を57%削減し,使用リソース数も削減できた.また,回路の動作周波数も向上したことにより全実行時間を1/4以下に削減できた. |
Rights: | Copyright (C)2009 IEICE. 荒木 光一, 佐藤 幸紀, 井口 寧, 電子情報通信学会論文誌 D, J92-D(12), 2009, 2137-2146. http://www.ieice.org/jpn/trans_online/ |
URI: | http://hdl.handle.net/10119/9171 |
資料タイプ: | publisher |
出現コレクション: | f10-1. 雑誌掲載論文 (Journal Articles)
|
このアイテムのファイル:
ファイル |
記述 |
サイズ | 形式 |
14806.pdf | | 485Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|