|
JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
D-IS. 博士（情報科学） >
D-IS. 2025年度(R07) >
このアイテムの引用には次の識別子を使用してください:
https://hdl.handle.net/10119/20594
|
| タイトル: | 完全パイプライン型2LAL断熱論理回路の設計自動化および最適化 |
| 著者: | 潮田, 裕也 |
| 著者（別表記）: | うしおだ, ゆうや |
| キーワード: | adiabatic logic
reversible computing
Two-Level Adiabatic Logic (2LAL)
early decompute scheduling
buffer minimization
integer linear programming
stable set problem
pipeline rescheduling
energy-area trade-off
low-power VLSI
sustainable computing |
| 発行日: | Mar-2026 |
| 記述: | Supervisor: 田中 清史
先端科学技術研究科
博士 |
| タイトル（英語）: | Design automation and optimization of fully pipelined 2LAL adiabatic logic circuits |
| 著者（英語）: | USHIODA, YUYA |
| 言語: | eng |
| URI: | https://hdl.handle.net/10119/20594 |
| 学位授与番号: | 甲第1633号 |
| 学位授与年月日: | 2026-03-25 |
| 学位名: | 博士 (情報科学) |
| 学位授与機関: | 北陸先端科学技術大学院大学 |
| 出現コレクション: | D-IS. 2025年度(R07) (Jun.2025 - Mar.2026)
|
このアイテムのファイル:
| ファイル |
記述 |
サイズ | 形式 |
|---|
| abstract.pdf | 要旨 | 51Kb | Adobe PDF | 見る/開く | | paper.pdf | 本文 | 8369Kb | Adobe PDF | 見る/開く | | summary.pdf | 内容の要旨及び論文審査の結果の要旨 | 331Kb | Adobe PDF | 見る/開く |
|
当システムに保管されているアイテムはすべて著作権により保護されています。
|
