JAIST Repository >
i. 北陸先端科学技術大学院大学(JAIST) >
i20. 学位論文 >
M-IS. 修士(情報科学) >
M-IS. 2009年度(H21) >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10119/8941

タイトル: 電界低減型スケーリング則を適用したトランジスタによる論理回路の性能向上に関する研究
著者: 福山, 陽平
著者(別表記): ふくやま, ようへい
キーワード: CMOS論理回路
スケーリング則
ゲート酸化膜
量子トンネル効果
短チャネル効果
CMOS logic
scaling la
gate oxide film
quantum tunneling effect
short channel effect
発行日: Mar-2010
記述: Supervisor:日比野 靖 教授
情報科学研究科
修士
タイトル(英語): Performance improvement of Logical Circuits on the transistor applying decreasing electric field scaling
著者(英語): Fukuyama, Youhei
言語: jpn
URI: http://hdl.handle.net/10119/8941
出現コレクション:M-IS. 2009年度(H21) (Jun.2009 - Mar.2010)

このアイテムのファイル:

ファイル 記述 サイズ形式
abstract.pdf英文要旨63KbAdobe PDF見る/開く
jabstract.pdf和文要旨114KbAdobe PDF見る/開く
paper.pdf本文1228KbAdobe PDF見る/開く

当システムに保管されているアイテムはすべて著作権により保護されています。

 


お問合せ先 : 北陸先端科学技術大学院大学 研究推進課図書館情報係 (ir-sys[at]ml.jaist.ac.jp)